[JFT147] パラメトリック解析を用いたルックアップテーブルの作成

サインイン するとデータがダウンロードできます
Remember me
サインイン

※ライセンス管理者に案内をしているライセンスIDとパスワード、もしくはユーザーIDをご用意ください。
※尚、JMAG WEB MEMBER(無料会員)向けのサービスとは異なります。ご注意ください。
JMAG WEBサイトの認証IDに関して

はじめに

制御回路シミュレーションのプラントモデルを高精度化するため、FEAの計算結果を用いてルックアップテーブル(LUT)を作成し、利用する方法があります。
JMAGによるFEAの結果をもとに回路/制御シミュレータ上で使用できるデータを作成するためのツールとしてJMAG-RTがあります。一方で、パラメトリック解析を行い、その結果から任意にルックアップテーブルを作成することも可能です。
本資料では、JMAG-Designerでパラメトリック解析を行い、MATLABのルックアップテーブルとして登録する手順を学習します。

キーワード

制御回路シミュレーション、MATLAB、ルックアップテーブル(LUT)、パラメトリック解析、ケースコントロール、方程式、CSVファイル出力設定

絞込み検索

  • カテゴリー 一覧